Hardwarebeschreibungssprachen, Synthese und FPGAs


Diese Seite gibt einen Überblick über die Hardwarebeschreibungssprachen AHDL, Verilog HDL und VHDL. Außerdem werden

Aspekte der Synthese behandelt. Damit einhergehend wird die Technologie und Technik von FPGAs vorgestellt.

Neben einer kurzen Einführung in die Entwicklung und Geschichte wird anhand kleiner Beispiele jede Sprache vorgestellt und

verschiedene Konzepte erläutert.


AHDL

AHDL (Altera Hardware Description Language) ist eine Weiterentwicklung der Sprache ABEL, die für die Beschreibung von PLA- und GAL-Schaltungen weithin in Gebrauch ist.

Links

www.altera.com


Verilog HDL

Als Beispiel ist ein einfacherer Multiplexer zu beschreiben.

module synthesebsp (out, a, b, sel);
 output out;
 input a, b, sel;
 not i1 (seln, sel);
 and i2 (sela, a, sel);
 and i3 (selb, b, seln);
 or i4 (out, sela, selb);
endmodule

Aus dieser Beschreibung kann nach der Synthese z. B. mit LeonardoSpectrum ein RTL-View  (Register Transfer Level) generiert werden.

Auch Quartus II der Firma Altera kann ein RTL-View generieren.

Eine Kurzanleitung für Quartus II 5.1 findet sich hier. Die Benutzung des Technology Map Viewers ist hier beschrieben.

Aus in HDL (Verilog, VHDL, AHDL) beschriebenen Zustandsautomaten kann automatisch ein Zustandsgraph erzeugt werden.

Wie so etwas mit Quartus II 5.1 durchgeführt wird steht hier.

 

Links

www.altera.com

www.xilinx.com


VHDL

...

Links

www.altera.com

www.xilinx.com


07.11.05, Wolfgang Heenes